Verilog
U-BOOTとuEnv.txtの作成手順.ZYBO-Z7でLinuxを動かすまでの準備その3.
FPGAを使ったリアルタイムエッジ検出.ラプラシアン・フィルタの原理とVerilog HDLでの実装について解説.
画像の平滑化に使われるメディアン・フィルタをVerilog HDLで記述しFPGAに実装する.
FPGA(Nexys4 DDR)を使ったリアルタイムエッジ検出 - メモ置き場 この記事でのプロジェクトでは,カメラから送られてくるRGB565の画像をグレースケールに変換してからフィルタ処理を行なっている. RGB565からグレースケールへの変換について説明しておく.